klen (06.12.2021 15:21, просмотров: 554) ответил Evgeny_CD на ? register-transfer level (RTL) - это одна из стадий проектирования
железа в HDL-
- Так, блин, как получить доступ к RTL в процессе написания проекта? Как делать вставки на RTL? - Evgeny_CD(06.12.2021 15:38)
- Выпал в осадок. Похоже, это то, что я совсем недавно "изобрел".
Прикидывал способы оптимизации написания асм кода, и придумал такой
"архитектурно-малозависимый асм"... - Evgeny_CD(06.12.2021 15:31)
- для справки - изобретатели велосипеда LLVM это все те же лица что и
GCC :) - klen(06.12.2021 15:39)
- IR довольно непрост для ручного написания. - Evgeny_CD(06.12.2021 15:43)
- примерно туда же: klen(1 знак., 06.12.2021 15:55, ссылка)
- Спасибо! - Evgeny_CD(06.12.2021 15:59)
- примерно туда же: klen(1 знак., 06.12.2021 15:55, ссылка)
- IR довольно непрост для ручного написания. - Evgeny_CD(06.12.2021 15:43)
- для справки - изобретатели велосипеда LLVM это все те же лица что и
GCC :) - klen(06.12.2021 15:39)