Evgeny_CD, Архитектор (06.12.2021 15:22, просмотров: 367) ответил klen на да.. тут планируется фундаментальная ломка. в текщем драфте не
решились abi ломать - ибо боятся с ходу не реализуешь стандарт. но
то что мы имеем очень сильно тормозит улучшения, много
противоречивых концепций. хорошо что поняли наконец то что
абстрактный язвк не приводит к счястью, нужнго мозгами думать как
сохранить независимость от реализации и при этом не отнимать
инструментов постучатся в подвал и при необходимости всунуть туда
лопату уголька на разгон.-
- Xilinx HLS Zoro(96 знак., 06.12.2021 15:39)
- Это чуть другое. Это С-> RTL, который таки register transfer,
для FPGA или ASIC - Evgeny_CD(06.12.2021 15:42)
- но там есть управление процессом "кодогенерации" - Zoro(06.12.2021 15:47)
- Ага, спасибо! - Evgeny_CD(06.12.2021 15:49)
- но там есть управление процессом "кодогенерации" - Zoro(06.12.2021 15:47)
- Это чуть другое. Это С-> RTL, который таки register transfer,
для FPGA или ASIC - Evgeny_CD(06.12.2021 15:42)
- я бы от такого инструмента не отказался бы. мой опыт такой - какой бы сложный инструмент я не осваивал - он окупает и дает профит. нельзя все впишнуть водин швейцарский нож - ни вепря не разделаешь, ни рану не прижгешь - klen(06.12.2021 15:35)
- Xilinx HLS Zoro(96 знак., 06.12.2021 15:39)