caxapa.ru :: 1) по феншую - ipcore можно перегенерить или заново создать ручками один в один. корки практически не изменяются с годами (ну почти...)

Zoro (26.12.2021 21:39, просмотров: 444) ответил m16 на есть рабочий проект на вериологе под xc3s50. как правильно портировать проект на иной камень - xc3s200а?

1) по феншую - ipcore можно перегенерить или заново создать ручками один в один. корки практически не изменяются с годами (ну почти...)

2) если это продакшен - то забудьте про спартаны 3 -го семейства (оное семейство в темпе вальса снимается с производства). берите 7-ку. хоть какая-то перспектива.

3) заодно сможете приобщиться к systemverylog

Ответить

- после танцев с бубнами создал новый проект на xc3s200а, добавил верилоговские исходники, сгенерил ip-корки ram/rom, отредактировал привязку пинов. синтез, имплементация без ошибок. осталось lpt-jtag сваять и залить прошивку. - m16(29.12.2021 21:35)
  - усб житаг на али 20 баксов. если и дальше плисоводить - лучше заказать - Mahagam(29.12.2021 22:28)
    - я правильно понимаю что с китайским клоном Platform Cable USB II проблем не будет? - m16(29.12.2021 23:42)
      - 50 на 50. было несколько клонов внешне одинаковых. половина шила конкретную плису (тип плисы) а другие нет. С другими (типами) плисами проблем вроде не было. я пользуюсь токмо фирменным (красным) или через (готовые дигелент) на ftdi. Zoro(205 знак., 04.01.2022 01:40)
      - на моей китайщине написано Platform Cable USB Model DLC9LP. и оно прекрасно работает под iSE 14.7 с шестым спартаном. походу chipgate и до адаптера добрался - оно уже 29$ минимум. - Mahagam(29.12.2021 23:59)
        
        пришёл сегодня DLC10. попробовал залить три сторонних проекта, всё ОК. начну пилить свой. спасибо. - m16(09.03.2022 22:44)
        
        спасибо, у меня тоже ise 14.7, закажу пожалуй m16(1 знак., 30.12.2021 00:06, ссылка)
- 2) есть исправная борда на спартане-3 у которой функционал входных и выходных интерфейсов аналогичен исходнику, нет смысла переходить ни на 6-е, тем паче на 7-е, да и задача тривиальная для первых шагов в верилоге. - m16(26.12.2021 21:50)

Программируемая логика и ЦОС