Sergei_Ilchenko (20.03.2008 09:56, просмотров: 71) ответил jb83 на Ога, а я из Новосибирска :(( Вряд ли по телефону получится конструктив без серъезных финансовых влияний :))))
А почему ВСЕ не так?!?! Я в ПАНИКЕ 8))))))))))
Попробую кратко. Сигнал CL2 - обычно меандр,каждый "спадающий" фронт защелкивает ваши данные [D7..D0] в сдвиговый регистр.
Данные (побитово) в дисплей от левого верхнего угла идут так:
RGBRGBRG BRGBRGBR GBRGBRGB и далее по циклу...
CL1 - защелкивает "спадающим" фронтом данные для ОДНОЙ строки. По скважности есть особенности... CL1 основное время (пока вы задвигаете байты строки) находится в лог. 0 и только во время загрузки последнего байта переходит в уровень лог.1 с последующим переходом в лог. 0, формируя перезагрузку "задвинутых" байтов в 320 битный регистр выход которого идет к ЖКИ матрицы.
FLM - кадровый синхроимпульс. Продолжительное время находится в уровне лог. 0 И только при загрузке данных последней строки переходит в лог. 1 Дисплей переходит к регенерации нового кадра при условии FLM = 1 и CL1 переходит из состояния лог. 1 -> лог. 0.
Могу отдать "кривоватый" (мой первый самостоятельный проект пошедший в маленькую серию приборов) проект контроллера цветного ЖКИ 320х240 на базе FPGA ALTERA ACEX1K EP1K10TC144-C8. Со схемой ПП, но без документации. Есть примеры на ассемблере Z80 для работы с дисплеем. Интерфейс с процессором [D7..D0] /RESET, /CS, /RD, /WR