ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Суббота
20 апреля
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
1171432 Топик полностью
Mahagam (06.02.2022 12:52, просмотров: 200) ответил BlackMorda на Модуль должен иметь уникальное имя. Но может быть и массив модулей, если используется generate.
массив можно и без generate, если это SystemVerilog 
Ответить