Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Суббота
17 августа
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Программируемая логика и ЦОС
1171432
Топик полностью
Mahagam
(06.02.2022 12:52, просмотров: 223)
ответил
BlackMorda
на
Модуль должен иметь
уникальное
имя. Но может быть и массив модулей, если используется
generate
.
массив можно и без generate, если это SystemVerilog
Ответить