richie (03.04.2008 12:29, просмотров: 129) ответил siregha на Спасибо за расчет;). Несколько сумборно задал вопрос. Дело в следующем - на входе предделителя у SPI частота Pclk, а у SSP почему-то частота Pclk/8.
UM LPC2364/66/68/78 и т.д.: пункт 6.4 "SPI Clock Counter Register (S0SPCCR - 0xE002 000C)". 1. про >= 8
...The value of this register must always be an even number. As a result, bit 0
must always be 0. The value of the register must also always be greater than or
equal to 8. Violations of this can result in unpredictable behavior.
...Значение этого регистра должно быть всего четным числом. Как результат, бит-0
должен быть всегда равен 0. Значение регистра также всегда должно быть больше или
равно 8. Несоблюдение этого может закончиться непредсказуемым поведением.
От себя: в виду изолированности аппаратуры LPC непредсказуемость в этом контексте
подразумевается для модуля SPI.
2. С SSP не разбирался, но сейчас заглянул. Все тоже самое, что и для SPI:
Биты 20 и 21 регистра PCLKSEL0 задают делитель для тактовой частоты модуля SSP1,
Биты 10 и 11 регистра PCLKSEL1 задают делитель для тактовой частоты модуля SSP0.
Какие-то хитрости с делителями только для модулей CAN0 и CAN1 (см. таб. 39).
! Обрати внимание на п.5.5 "SSPn Clock Prescale Register (SSP0CPSR - 0xE006 8010, SSP1CPSR - 0xE003 0010)". Там есть ограничения на значения этого регистра.