Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Вторник
26 ноября
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
ARM, RISC-V контроллеры
1174221
Топик полностью
ЫЫyкпy
(14.02.2022 18:07, просмотров: 187)
ответил
Лaгyнoв
на
у меня оба генератора (HSI и LSE) будут включены. PLL не предусмотрено. Надо будет только между HSI и LSE прыгать. Ну значит просто на всякий пожарный буду проверять всегда их работоспособность перед правкой RCC_CFGR.
И не забываем перед переключением на другой клок установить (если нужно) количество wait states при чтении из FLASH.
Жизнь есть способ существования белковых тел в борьбе со вторым началом термодинамики.
Ответить
вроде для 16 МГц (HSI16) wait states нулевой. А для LSE он тем более. Но гляну на всякий случай
-
Лaгyнoв
(14.02.2022 18:30
)