RISC-V - это конструктор, там искаробки не так много готового (если
ты собираешься сделать свой чип). Насчет обхода ограничений - есть целых три архитектуры с открытой ISA без лицензионных отчислений
-- RISC-V
-- SPARC
-- OpenPower (только начинает свой путь в ширнармассы).
Думаю, MIPS скоро приползет туда же.
Для начал любого кастомного проекта у нас есть:
-- вполне терпимые порты GCC, местами LLVM
-- открытые ядра разной степени паршивости, есть вполне хорошие
-- люди, которые все это своими руками щупали.
И можно быстро сделать слепить прототип своего чудо чипа и начать искать ответ на вопрос "а что ты там хочешь улучшить"? Искать не теоретически, а на FPGAшной плате, на которой, насрав на пару тыс $(и много тыс $ на злым гениям HDL кодинга), можно сделать RT прототип весьма сурового SoC.
И по мере выработки стратегии улучшайзинга можно на ходу вкрячивать эти идеи и бенчмаркить их. Эдакий TDD в железе.
FPGAшный прототип может быть очень достоверным. Мы можем прикрутить любой АЦП/ЦАП, сделать сопроцессор IO, очень и очень многое можно. Если код писать с умом, то он будет достаточно линейно портируемый на будущий уберASIC.
Можно поставить несколько чипов FPGA, или взять несколько плат, и разделить задачу на несколько кусков, обеспечив реально параллельное исполнение потоков при относительно невысокой тактовой каждого ядра. Да, сборка проекта в виде нескольких исполняемых файлов добавит программерам геморроя - так пусть трудятся.
И всегда есть выбор. Можно лицензировать нормальное коммерческое ядро RISC-V. Потом можно набрать компетенций и вложиться в его оптимизацию. Или нанять на это разработчиков ядра.
Из приведенных выше архитектур RISC-V самый короткий путь к успеху в классе среднепроизводительных универсальных машин.