А трейсинг без RT - это как водка без пива :). А вот если бы в системе была возможность ввести простейший дебуг порт... Предположим, у нас два пина зерезервировано для дебуга: CLK и DATA . Надо нам понять, в какой момент времени мы оказались в таком-то месте. Делаем вывод в порт некоего 32 битного числа - идентификатор места (или произвольный параметр). А на те два пина вешаем FPGA, которая логит во внешний SDRAM запись типа 64 бита - время счетчика и 32 бита - что мы записали.
После истечения времени отсасываам SDRAM на хост и анализируем - по каким меткам когда ходили.
Если в устройстве есть SPI с буфером - можно попытаться устроить некую эмуляцию этого, но короткие инетервалы так не померишь, на и наши накладные расходы немалые:
* проверить состояние буфера
* записать
* дать команду на выливание буфера.
Вещь примитивная - но вот нет ничего похожего готового я не встречал. Токо реклама каких-то аццких тулзов за 5K$ на JTAG.