Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
26 июля

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

Схемы, платы, компоненты

1221804 Топик полностью

POV (08.07.2022 21:28, просмотров: 191) ответил Nikolay801_ на Ни понял,поясни. Параллельная шина идет из МК в чудо чип а из него вылетает SPI? Так это уже внутри любого МК есть.

"Унутри" определяется ограничениями МК... в моем с8051ф120 50 Мбит на запись и лишь 25 на чтение. А хочу получить 75 Мбит на чтение.

Ответить

- может 74LV165 ? - Nikolay801_(11.07.2022 15:06)
- Снова военная тайна. Колись, что ваяешь. Ежели нас всех не повяжут после этого, конечно. - SciFi(08.07.2022 22:15)
  - Есть готовый серийный девайс. Прям сильно его перерабатывать - никто денег не даст. А хотелки есть. Решатся они быстрым внешним SPI на параллельной шине с прерываниями. - POV(08.07.2022 22:25)
    - Есть мнение, что такое может быть только в виде ПЛИС. Вот нагуглился форумный топик с говорящим названием "Why do parallel bus to SPI interface ICs not exist?" >>> SciFi(1 знак., 08.07.2022 22:43, ссылка)
      - Несложно это всё, конечно, на ПЛИС.. ну буду подумать как быть. - POV(08.07.2022 22:45)
        
        Можно рассмотреть МК в качестве моста "параллельный порт <-> SPI", но даже просто найти МК, у которого SPI 75+ МГц — уже нетривиальная задача. - SciFi(08.07.2022 22:49)