Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Четверг
28 ноября
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Схемы, платы, компоненты
1222707
Топик полностью
POV
(12.07.2022 01:06, просмотров: 156)
ответил
Evgeny_CD
на
Мы не знаем, какие у тебя платы. Все приведенные примеры - там все IO изначально под высокие скорости и под диф. пары, со согласованными выходными сопротивлениями и проч. Кроме того, там либо одна пара, либо несколько с достаточно большим запасом "расфазировки" между парарами. Опытный факт, что SDRAM на 66 МГц для первых процессоров на ARM920 было развести сильно не просто.
Так там линий много, а тут всего две - тактовая и данные туда или обратно... ну, пусть будет три линии. Всё прекрасно делается без шаманства.
Ответить
Сколько допустимая расфазировка линий клока и данных у SPI на тактовой 75 МГц? У некоторых MCU это буквально 1 нс.
-
Evgeny_CD
(12.07.2022 01:21
)
Если настроить так, что передатчик меняет данные по фронту, а приемник принимает по спаду (или наоборот), тогда расфазировка может достигать 1/2 периода. Правда при этом желательно работать на 1/2 от максимальной скорости.
-
AlexBi
(12.07.2022 08:00
)