ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Вторник
23 июля
1224776 Топик полностью
Kceния (19.07.2022 17:58, просмотров: 137) ответил LightElf на Я имею в виду, что возможно в вашем случае есть смысл рассмотреть разные варианты раскладывания матрицы в памяти, чтобы повысить кэш-локальность. Типа memory tiling в графике.
Я вынуждена пользоваться "заводским" софтом (Intel Math Kernel Library), т.к. мне самой такую процедуру не написать. А потому должна держать матрицу в рекомендуемом там формате. К тому же матрица и так уже максимально плотная - число ячеек равно числу пар белков N2/2, а потому, как ее не тасуй, меньше ячеек у нее не станет.