Процедура инициализации: ADC_WRITE(0x20); /* Active Channel is Ain1(+)/Ain1(-), next operation as write to the clock register */
ADC_WRITE(0x04); /* master clock enabled, 2.4MHz Clock, set output rate to 50Hz*/
ADC_WRITE(0x10); /* Active Channel is Ain1(+)/Ain1(-), next operation as write to the setup register */
ADC_WRITE(0x40|0x00|0x04); /* gain = 1, unipolar mode, buffer off, clear FSYNC and perform a Self Calibration*/
while (1) {
ADC_WRITE(0x08); // хотим читать communication register в ожидании DATAREADY
data_byte = ADC_READ_BYTE() & 0x80; // Пока не готовы данные
if (data_byte==0) break;
}
ADC_WRITE(0x21); /* Active Channel is Ain2(+)/Ain2(-), next operation as write to the clock register */
ADC_WRITE(0x04); /* master clock enabled, 2.4MHz Clock, set output rate to 50Hz*/
ADC_WRITE(0x11); /* Active Channel is Ain2(+)/Ain2(-), next operation as write to the setup register */
ADC_WRITE(0x40|0x20|0x04); /* gain = 16, unipolar mode, buffer off, clear FSYNC and perform a Self Calibration*/
while (1) {
ADC_WRITE(0x08); // хотим читать communication register в ожидании DATAREADY
data_byte = ADC_READ_BYTE() & 0x80; // Пока не готовы данные
if (data_byte==0) break;
}
ПОЯСНЕНИЯ:
1. DRDY теперь использую.
2. Работает теперь только в том случае, если провожу полную инициализацию перед каждым чтением (с учетом канала, естественно). Но это медленно и не совсем верно, видимо.
3. Каналы у меня читаются поочереди.
ВОПРОС:
Что делать? :)