ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
5 июля
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
130674 Топик полностью
Vladimir Ljaschko (08.09.2008 19:31, просмотров: 127) ответил MBedder на Только для десятков выходных килогерц при 0.1% ему потребуется частота обновления в десятки мегагерц и соответствующее время установления типа 10..20 нс. Калькулятором пользоваться умеешь?
Пытаюсь. В Кортексе частота обновления встроенного ЦАП 1MS/s. Получается что реально 1%, на синусе чуть лучше, потому как максимальная скорость изменения в области малых значений. С другой стороны, частота физически не ограничивается, сказано так: Max frequency for a correct DAC_OUT change when small variation in the input code (from code i to i+1LSB) При плавном изменении переход с 1 MS/s на 2-3-4 MS/s даст определенный эффект в точности. Другое дело, что смещение три разряда. Остается 9 разрядов. 0,3 - 0,5 % можно выжать.
Ответить