Evgeny_CD, Архитектор (13.06.2023 12:37, просмотров: 1524)-
- Как хорошо, что RISC-V - открытая архитектура. Eddy_Em(31 знак., 13.06.2023 12:39)
- В эмбеддерском мире RISC-V это то, что надо. Но в мире быстрых
application процессоров, и серверов, RISC-V надо еще лет 5-10,
чтобы дойти до сегодняшнего уровня этих процессоров. - Evgeny_CD(13.06.2023 14:36)
- Однако, китайцы уже активно штампуют процессоры на этой архитектуре. Eddy_Em(247 знак., 13.06.2023 14:40)
- Всего лишь изменить декодер. Любой разработчик собственных ARM
процессоров может нарисовать точно такой же RISC-V если захочет. - =AlexD=(13.06.2023 14:38)
- Там лицензии может быть написано "доброе". Если ты берешь исходник
от ARM и патчишь его, чтобы оно исполняло RISC-V, догадайся, что с
тобой сделает ARM :) - Evgeny_CD(13.06.2023 15:08)
- Исходник АРМ переделывать нельзя в любом случае, поэтому у
любителей запилить своё ядро лицензия только на систему команд. - =AlexD=(13.06.2023 15:18)
- При покупке архитектурной лицензии одно ядро дают в исходниках от самого ARM. - Evgeny_CD(13.06.2023 15:21)
- Исходник АРМ переделывать нельзя в любом случае, поэтому у
любителей запилить своё ядро лицензия только на систему команд. - =AlexD=(13.06.2023 15:18)
- Большое заблуждение. Если мы делаем out of order машину, то ее по
сути придется перепроектировать почти всю заново. Там учитываются
все зависимости между командами. SIMD у ARM и RISC-V совсем разный. - Evgeny_CD(13.06.2023 14:47)
- Во всех оутордерных машинах входной поток
сознаниякоманд перекодируется в МОПы. В т.ч. сложные команды бьются на более простые подгрузил/вычислил/записал которые исполняются разными путями. Значение имеет только номэр регистра, и от него пляшет пэрэименователь. Вот пэрэименователь придёцца подрихровать под другой набор их. Но это мелочи. - =AlexD=(13.06.2023 15:03)- "Элементарные команды" могут быть частично разными. Придется менять
структуру исполнительного конвейера. Можно спорить о % переделок,
но просто так новый процессор не сделать. - Evgeny_CD(13.06.2023 15:07)
- Та хоспидя, шо там можно придумать нетакога? Плюс минус загрузил
выгрузил сдвиг логика адресацыйа. Всякие навороченные системные
команды один хрен выполняются унутренней микропрограммой. Больше
гемора с изменением системы прерываний и контекста чем с системой
команд. - =AlexD=(13.06.2023 15:20)
- С кажем так. Я вижу "через плечо", как делают достаточно
быстродействующее ядро. И я хорошо понимаю, сколько там жоп
неожиданно возникает. Все там не просто, именно поэтому "просто
ядер" RISC-V дофига, а вот, скажем, 4-way out of order, и чтобы все
эти way работали на всю катушку - как-то сильно меньше, и денег они
стоят очень взрослых. - Evgeny_CD(13.06.2023 15:24)
- Сложно, кто отрицает, но если одно ядро запилил, то аналогичное
мяхше пойдёт. - =AlexD=(13.06.2023 15:25)
- И это тоже заблуждение. Не сделав out of order ядро, которое просто работает, проходит все тесты, претендовать на "чуть-чуть быстрое ядро" просто невозможно. И так последовательно, все стадии. Современные быстрые ядра - это тысячи человеко-лет. В это мало кто верит снаружи процессорного бизнеса :( - Evgeny_CD(13.06.2023 15:33)
- Сложно, кто отрицает, но если одно ядро запилил, то аналогичное
мяхше пойдёт. - =AlexD=(13.06.2023 15:25)
- С кажем так. Я вижу "через плечо", как делают достаточно
быстродействующее ядро. И я хорошо понимаю, сколько там жоп
неожиданно возникает. Все там не просто, именно поэтому "просто
ядер" RISC-V дофига, а вот, скажем, 4-way out of order, и чтобы все
эти way работали на всю катушку - как-то сильно меньше, и денег они
стоят очень взрослых. - Evgeny_CD(13.06.2023 15:24)
- Та хоспидя, шо там можно придумать нетакога? Плюс минус загрузил
выгрузил сдвиг логика адресацыйа. Всякие навороченные системные
команды один хрен выполняются унутренней микропрограммой. Больше
гемора с изменением системы прерываний и контекста чем с системой
команд. - =AlexD=(13.06.2023 15:20)
- "Элементарные команды" могут быть частично разными. Придется менять
структуру исполнительного конвейера. Можно спорить о % переделок,
но просто так новый процессор не сделать. - Evgeny_CD(13.06.2023 15:07)
- Во всех оутордерных машинах входной поток
- Смысл? Любой разработчик собственных ARM-процессоров имеет
архитектурную лицензию и на будущее ARM-а ему плювать слюной. - LightElf(13.06.2023 14:43)
- Архитектурная лицензия ARM - это где-то $50 млн. И ее надо каждый год возобновлять. Так что таких сильно меньше, чем лицензиатов ядер. - Evgeny_CD(13.06.2023 14:45)
- Смотря какая лицензия. Если это отчисление за каждый проданный чип, то смысл ещё как есть. - =AlexD=(13.06.2023 14:45)
- Там лицензии может быть написано "доброе". Если ты берешь исходник
от ARM и патчишь его, чтобы оно исполняло RISC-V, догадайся, что с
тобой сделает ARM :) - Evgeny_CD(13.06.2023 15:08)
- Эмбеддерский ARM никуда не денется. Он не угрожает Intel. Купив блокпакет, Intel проведет своих людей в совет директоров ARM, и те пояснят, что серверный рынок вреден для ARM :) - Evgeny_CD(13.06.2023 13:23)
- боюсь эту радость империалисты всрут одномоментно - это их сучность, иначе земля по их пониманию налетит на небесную ось. mips тоже давал надежды... - klen(13.06.2023 12:55)
- В эмбеддерском мире RISC-V это то, что надо. Но в мире быстрых
application процессоров, и серверов, RISC-V надо еще лет 5-10,
чтобы дойти до сегодняшнего уровня этих процессоров. - Evgeny_CD(13.06.2023 14:36)
- Как хорошо, что RISC-V - открытая архитектура. Eddy_Em(31 знак., 13.06.2023 12:39)