ARM, RISC-V контроллеры

Тут легко ошибиться. Теоретически пропускной способности вполне достаточно. Практически я на обмене с внешней DDR 226 не выжимал больше 120 МБайт/сек DMA работает как правило медленее чем программная пересылка. И все равно как бы еще остается 50% ресурсов шины. Но тут еше нюанс есть. Быстрая периферия с FIFO очень чувствительна к недогрузке (underrun). Такой периферии не канает, что средняя пропускная способность достаточна, ей важно только чтоб в худшем случае FIFO не оказалось недогруженным. И вот 50% резерва тут может оказаться и недостаточным. У той же SDRAM есть серьезные затыки при подготовке комманд на чтение следующих пакетов, затыки есть на самой шине AHB связанные именно с перключениями шинного коммутатора, в это время шина AHB стоит и ждет. И вот эти мелкие незаметные при других обстоятельствах тормоза могут легко прибить работу 480 МБит/c USB на 130 МГц шине AHB.