-
- А PLL включен? RCC->CTLR |= RCC_CTLR_PLLON? - LightElf(27.06.2023 15:47)
- Включается ранее. (RCC->CTLR |= RCC_PLLON). И отрабатывает по
флагу готовости. Рубится при взведении бита RCC_SW_PLL. От китайцев
всего можно ждать. Недавно приводил фрагмент из EVT для CH32F208.
При установке тактирования ethernet в коментах все правильно, а
множитель в коде вдвое меньше :) - Гyдвин(27.06.2023 16:23)
- Странно все это. Либо тактирование не от HSI выбрано, либо
умножение задрано. - LightElf(27.06.2023 18:38)
- Стыдно конечно, но сказать необходимо, ибо нагенерил тут шум...
Посыпаю голову пеплом - сам дурак. Новый таракан, тычусь урывками,
невнимательность... Но у меня есть поправка на возраст ;) Конечно
же китайцы никаких коррекций под этот чип в генераторе рыбы не
сделали - тактирование было установлено для 96MHz_HSE. Тем не менее
в китайской функции SetSysClockTo96_HSE() благополучно определяется
RCC_HSERDY (когда запущена отладка?). Ибо без отладчика код вполне
себе запущался Гyдвин(61 знак., 28.06.2023 14:59)
- Олег, вот бы любой мимопроходящий/непричастный еще смог понять, что
ты этим постом хотел сообщить? :-))) - reZident(28.06.2023 19:42)
- Что сам дурак :) И зря шумел - сбивал с толку бедуинов :) - Гyдвин(28.06.2023 21:06)
- На 144 не заводил? - mse homjak(29.06.2023 00:35)
- Попробовал. При тактовой 144 вот такая конструкция дрыгает ногой с
частотой 3.5МГц. При тактовой 72 - вдвое медленней... Гyдвин(133 знак., 29.06.2023 13:04)
- Ну, это слишком сложно для него. А вот что-то типа mse homjak(63 знак., 29.06.2023 13:20)
- Так 24 МГц на ноге... - Гyдвин(29.06.2023 13:29)
- О! Гудненько! - mse homjak(29.06.2023 13:42)
- Если перестараться, пушпул на ноге не успеет отработать... - SciFi(29.06.2023 13:23)
- Китайцы пишут "GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz;" - Гyдвин(29.06.2023 13:31)
- АРМ это же не МК, это полноценное процессорное ядро. Всякая
периферия и даже ножки - через отдельные узлы управляется. Софтом
дергать - будет медленнее в разы чем на каком-то 8битнике. - POV(29.06.2023 13:22)
- я как-то дергал F030 на частоте 48 МГц. Вполне прилично получалось. Не скажу точно частоту, но вроде побыстрей моего Z8F1630 на частоте 20 МГц. - Лaгyнoв(29.06.2023 13:26)
- Неа. Есть варианты у стм32, где регистры портов летают на скорости
проца. - SciFi(29.06.2023 13:24)
- Ну это уже танцы с бубном от авторов камушка. Но в среднем по больнице там не айс... POV(65 знак., 29.06.2023 13:26)
- Так 24 МГц на ноге... - Гyдвин(29.06.2023 13:29)
- Ну, это слишком сложно для него. А вот что-то типа mse homjak(63 знак., 29.06.2023 13:20)
- Попробовал. При тактовой 144 вот такая конструкция дрыгает ногой с
частотой 3.5МГц. При тактовой 72 - вдвое медленней... Гyдвин(133 знак., 29.06.2023 13:04)
- На 144 не заводил? - mse homjak(29.06.2023 00:35)
- Что сам дурак :) И зря шумел - сбивал с толку бедуинов :) - Гyдвин(28.06.2023 21:06)
- Олег, вот бы любой мимопроходящий/непричастный еще смог понять, что
ты этим постом хотел сообщить? :-))) - reZident(28.06.2023 19:42)
- Стыдно конечно, но сказать необходимо, ибо нагенерил тут шум...
Посыпаю голову пеплом - сам дурак. Новый таракан, тычусь урывками,
невнимательность... Но у меня есть поправка на возраст ;) Конечно
же китайцы никаких коррекций под этот чип в генераторе рыбы не
сделали - тактирование было установлено для 96MHz_HSE. Тем не менее
в китайской функции SetSysClockTo96_HSE() благополучно определяется
RCC_HSERDY (когда запущена отладка?). Ибо без отладчика код вполне
себе запущался Гyдвин(61 знак., 28.06.2023 14:59)
- Странно все это. Либо тактирование не от HSI выбрано, либо
умножение задрано. - LightElf(27.06.2023 18:38)
- Включается ранее. (RCC->CTLR |= RCC_PLLON). И отрабатывает по
флагу готовости. Рубится при взведении бита RCC_SW_PLL. От китайцев
всего можно ждать. Недавно приводил фрагмент из EVT для CH32F208.
При установке тактирования ethernet в коментах все правильно, а
множитель в коде вдвое меньше :) - Гyдвин(27.06.2023 16:23)
- А PLL включен? RCC->CTLR |= RCC_CTLR_PLLON? - LightElf(27.06.2023 15:47)