caxapa.ru :: Да, не нашёл, где было бы явно указано, но припоминаю, когда только начал погружаться в архитектуру STM32 (ARM), где-то прочёл, что NVIC - это дополнительный контроллер-расширитель ядра, который дёргает линии различных приоритетов прерываний самого ядра. А системные обработчики дёргают эти линии как бы напрямую, мимо NVIC. Но, в итоге, дёргаются одни и те же линии.

Nikolay_Po (28.06.2023 13:54, просмотров: 124) ответил StdEng на ARM вводит отрицательные приоритеты для Reset: (-3), NMI: (-2), Hardfault: (-1) но они заданы и их не установить.. Выше в коде функции отрицательные на входе это индексы исключений (не числа приоритетов), сами числа приоритетов все положительные. Это видно по коду функции выше и по комменту: or negative to specify a processor exception. Интересует все же вопрос совместного разделения приоритета NVIC.IPR и SHPR1-SHPR3 который умалчивает документация ARM/STM.

Да, не нашёл, где было бы явно указано, но припоминаю, когда только начал погружаться в архитектуру STM32 (ARM), где-то прочёл, что NVIC - это дополнительный контроллер-расширитель ядра, который дёргает линии различных приоритетов прерываний самого ядра. А системные обработчики дёргают эти линии как бы напрямую, мимо NVIC. Но, в итоге, дёргаются одни и те же линии.

Значит, приоритеты - одни и те же, будь они заданы в NVIC IPR или SHP. Это мои мысли, могу ошибаться.

Ответить

- Я тоже припоминаю, что там странно было описано. Мне напомнило как в ранних IBM PC было сделано - symbions(28.06.2023 17:07)

ARM, RISC-V контроллеры