ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Воскресенье
22 декабря
1326448 Топик полностью
klen (02.07.2023 17:15, просмотров: 675) ответил klen на [09.01.2024] по ходу подпрыгивании на тему "подъема-взлета" ch32v003 всунул в него CoreMark. промерил...
доковырял rrc - есть новые сведения.. минус две микросхемы 

1. есть засада о которой нужно знать. при использовании кварцевого ренератора hse нужно перед его запуском замапить пины gpioa_pin1 gpioa_pin2 на генератор. иначе они как и положено просто gpioa. второе - выставить латентность wait1 (это не точно), и только потом запускать hse.

я писал код с нуля и это поздно понял. две микросхемы ушли в астрал, такое ощущение что если не проверить что генератор не запустился и воткнуть источник sys_clock: hsi -> hse то все встает колом... включая отладочный интерфейс. отладчик говорит что нет связи с микросхемами. это все можно понять и даже простить ... но засада в том что как я понял нет пина BOOT0 как в stm32 и теперь невозможно запустится встроенным загрузчиком :( жопа. остается просверлить дыру в микросхеме и иголкой дать клок чтоб ее стереть. пока я не нашел выхода из этой ситуации. на форумах забугорных примерно такой же плач Жорославны о том что сожрала торт и лопнули.


2. если первое есть засада в котору не нужно вступать как в партию... то теперь наверно говнеццо которое не вынести лопатой - работа hsi и pll. ниже картинки джиттера клоков:

отстройка по времени от захваченного триггером фронта 10мкс


клок от hsi 24МГц



клок от hse 24МГц



клок от hsi->pll(x2) 48МГц




клок от hse->pll(x2) 48МГц


какие мы можем сделать предварительные выводы - hsi гамно.... ну сильно он дрожит, похоже не стали они делать аналоговый RC генератор а обошлись чем то на триггерах у которых порог не сильно стабильный. это можно понять и простить. но UART может на большой скорости и не разработать - лагать битами. нужно проверить. как и положено характеристики hse определяются в основном внешним резонатором, но наверно фазового шума тут по выше озвученной теории до хрена. модули которые не чувствительны к фазовому шуму как UART должны работать на любой скорости.

а вот pll меня убила - выход дрожит как ... слов нет без мата. из чего у меня гепотеза - а нет у них никаого ФАПЧ!!! эти мошенники тупо умножают частоту на фронтах без фапч. а пишуn в доках pll - тому что у всех в этом месте документации и микросхемы есть pll! хотя я уже не уверен что у всех в микросхеме. в доках что угодно можно писать.

то есть по предварительным наблюдениям если работать не от кварца напрямую от hse а от pll то смысла ставить кварц нету, любой говнорезанатор за 3 копейки. а по сути можно сразу hsi->pll теже яйца выйдут но без деталек.


если кто то, найдет ошибки в моих интерпретациях наблюдений я буду рад. вдруг не все так плох0 с клоками.