Я втихаря придумывал особо хытрую методику тестирования. Вход,
выход. Два ЭСЛ компаратора с джиттером фемтосекунды (есть такие,
недешево). Выходной сигнал делится в масштаб входного.
Могучий дофигабитный ЦАП с фильтрами подает опору на компараторы.
И FPGA изменяет время между фронтами. Или другой какой более продвинутый измеритель. Можно взять ИМС ЭСЛ частотно-фазового детектора. И АЦП измерять, что там наинтегрировалось.
Если сделать ключ, подающий входное на оба компаратора, и перед каждым циклом калиброваться, точность можно получить очень хорошую.