Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Пятница
29 ноября
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Схемы, платы, компоненты
1333861
Топик полностью
reZident
(25.07.2023 16:43, просмотров: 60)
ответил
Гyдвин
на
С девятым все нормально. Не вижу вход D7 (Q7) второго регистра в цепочке. Он должен по даташиту, который я привел, появиться на Q7 при PL=0. А его нет. Потом PL=1, дергаю CP в цикле. При первом положительном фронте на Q7 вижу состояние D6(Q6) и т.д...
"Его нет" - а что есть?
Ответить
Логическая 1 при любом состоянии входа D7 второго регистра в цепочке.
-
Гyдвин
(25.07.2023 16:47
)
А сигналы CP и CE при манипуляциях с PL держишь в состоянии "1"? Если на Q7 лог.1, то на nQ7 соответственно лог.0 или нет? Если на обоих выходах (прямом и инверсном) лог.1. то это похоже на "запрещенное" состояние последнего RS-триггера.
-
reZident
(25.07.2023 17:05
)
На nQ7 при этом 0. Собственно, его и пользую реально - сразу инверсия оптронной развязки. Ну и всяческие
танцы с бубнами
CP, СE тоже потыркал (благо обмен реализован ногодрыгом оставшимися свободными лапами контроллера), прежде чем тут запостить.
-
Гyдвин
(25.07.2023 20:04
)