Обрати внимание на логику тактового сигнала. Если CP и CE оба в
нуле, то 1->0 на входе PL разрешает логику входов RS, а
0->1 на этом же PL вызывает 1->0 на входах CP регистров,
т.е. сдвиг. Возможно у тебя параллельная загрузка совместилась с
одним сдвигом. Или нет?