Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Вторник
22 апреля
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
ARM, RISC-V контроллеры
1348097
Топик полностью
=AlexD=
(06.09.2023 14:44, просмотров: 74)
ответил
BlackMorda
на
Никогда не видел, чтобы по одной шине одновременно происходила загрузка и выгрузка данных. Разве что в архитектуре ДВЕ шины для данных и ДВУХ портовая память.
Если есть кеш то это вовсе не проблема.
Это моё личное предвзятое мнение. Любое совпадение с реальностью является случайным и непреднамеренным.
Ответить