caxapa.ru :: Проверял это лет 20 тому назад в I2C режиме на AT17. Она - могла удерживать SCL в нуле. Только вот записи куда-то делись. На память - начинала она это при повышенной скорости I2C и пониженном питании. Т.е. как раз "не успевала".

Toчкa oпopы (23.09.2023 20:54, просмотров: 103) ответил reZident на Ну точно ведь - реинкарнация Фомы Неверующего! :-)))

Проверял это лет 20 тому назад в I²C режиме на AT17. Она - могла удерживать SCL в нуле. Только вот записи куда-то делись. На память - начинала она это при повышенной скорости I²C и пониженном питании. Т.е. как раз "не успевала".

1. Изо всех сил стараюсь не кормить троллей. 2. Продаю импортные ЭК - https://shop.fulcrum.ru/buy

Ответить

- Ну AT17 несколько "специфичная" EPROM. Она ведь для загрузки FPGA предназначена. Поэтому некоторые из м/с этой серии сами тактовый сигнал генерить умеют. Соответственно вывод DCLK у них может быть или входом или выходом. Но в любом случае об этом явно в datasheet указано - либо Input, либо Input/Output. reZident(2 знак., 23.09.2023 21:07, картинка, картинка)

Схемы, платы, компоненты