Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Среда
27 ноября
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Микроконтроллеры
135671
Топик полностью
Yustas
(21.10.2008 11:46, просмотров: 81)
ответил
=AlexD=
на
Чем выше частота проца, тем больше тактов тратится в холостую на ожидание памяти. Чем выше потоковая скорость памяти, тем больше латентности. Вообще то это азбучные истины.
Это понятно... Да, частота шины влияет на среднее время доступа, но _требования_ к кэшам выставляются отнюдь не азбучными истинами.
Ответить
Ну да, ещё характером используемого ПО. Но поскольку это априори неизвестный фактор, дефакто требования к кэшу (объём и скорость доступа) определяются именно скоростью и латентностью памяти с одной стороны и частотой ядра с другой.
-
=AlexD=
(21.10.2008 11:56
)