mse homjak (06.01.2024 22:47, просмотров: 119) ответил my504 на Ну там же не все DSP. И не два ядра считают DSP обычно, а
преимущественно слейв, ибо у него более развитый аналоговый
фронтэнд. Ну и межядерный интерфейс не рассчитан на толстые потоки
данных. То есть запустить на одну задачу оба ядра совсем не
эффективно.-
- Тогда это только 100 МИПС DSP на VLIW против 240 MIPS на
классическом RISC. Тут нет кратных преимуществ. Да и не любой
алгоритм ложится на архитектуру дсПИКа как родной. У меня,
например, есть нелинейная фильтрация. Кроме линейных FIR. И там уже
не включишь DSP ядра как преимущество. Там только МИПСы нужны.
Сортировки не являются коньком дсПИКов. Да и линейный IIR на
фикспойнтах в ПИКах не дает ему фору против FPU, а даже наоборот. - my504(07.01.2024 05:45)
- У них короткий конвейер, быстрый доступ к портам, мощная периферия.
Дажэ без учота ДСП, на своих задачах, редкий АРМ у них не отсосёт.
Особенно, при работе с прерываниями. Я, было дело, слегунца
членоморфировал, когда на ПИК32@240МГц получил 1мкс реакцию на
прерыванние. На новой версии ХС32, правда, потом сбросили до
0,5мкс. Это, конечно, не АРМ, но в рекламке на архитектуру
декларировалось, вход в прерывания, чуть не в полтора раза быстрее
АРМа. Однако-ж. - mse homjak(07.01.2024 13:00)
- В кортексах вход в прерывание составляет что то около 10 циклов. То
есть ни о каких 0,5 мкс при 240 МГц речи не идет. Другое дело, что
нужно контекст сохранять, но тут все зависит от размера этого
самого контекста. В дсПИКах можно сохранить минимальный контекст за
один цикл, но далее потребуется по 1 циклу на каждый регистр сверх
этого. - my504(07.01.2024 15:36)
- Обо што и речь. Т.е. мы зависим от компилеописателей. Или писать самому на ассемблере. Иначе, получите 500нС@240. - mse homjak(07.01.2024 15:44)
- В кортексах вход в прерывание составляет что то около 10 циклов. То
есть ни о каких 0,5 мкс при 240 МГц речи не идет. Другое дело, что
нужно контекст сохранять, но тут все зависит от размера этого
самого контекста. В дсПИКах можно сохранить минимальный контекст за
один цикл, но далее потребуется по 1 циклу на каждый регистр сверх
этого. - my504(07.01.2024 15:36)
- У них короткий конвейер, быстрый доступ к портам, мощная периферия.
Дажэ без учота ДСП, на своих задачах, редкий АРМ у них не отсосёт.
Особенно, при работе с прерываниями. Я, было дело, слегунца
членоморфировал, когда на ПИК32@240МГц получил 1мкс реакцию на
прерыванние. На новой версии ХС32, правда, потом сбросили до
0,5мкс. Это, конечно, не АРМ, но в рекламке на архитектуру
декларировалось, вход в прерывания, чуть не в полтора раза быстрее
АРМа. Однако-ж. - mse homjak(07.01.2024 13:00)
- Тогда это только 100 МИПС DSP на VLIW против 240 MIPS на
классическом RISC. Тут нет кратных преимуществ. Да и не любой
алгоритм ложится на архитектуру дсПИКа как родной. У меня,
например, есть нелинейная фильтрация. Кроме линейных FIR. И там уже
не включишь DSP ядра как преимущество. Там только МИПСы нужны.
Сортировки не являются коньком дсПИКов. Да и линейный IIR на
фикспойнтах в ПИКах не дает ему фору против FPU, а даже наоборот. - my504(07.01.2024 05:45)