Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
22 ноября

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

ARM, RISC-V контроллеры

1406231 Топик полностью

Evgeny_CD, Архитектор (22.02.2024 02:28, просмотров: 113) ответил mse homjak на 32МГц, конвейер, скорее всего. Т.е. МИПСов побольше будет.

Исполнение из QSPI (если там Q, а не просто SPI) с небольшим кешем больше не даст

Ответить

- Ну, в принципе, на плотном цикле 16-битных команд можно выжать полные мипсы. Но придётся брать в руки ассемблер. QSPI там заявлен. Ещё б им его зарядить на 64МГц (большинство флешей такое умеют) - и было бы не столь грустно. - LightElf(22.02.2024 15:49)
  - Вот это уже наш подход! Писать на асме, держа в голове не только работу конвейера процессора, но и растактовку QSPI, чтобы выжать все! Жаль, санитары не оценят. - Evgeny_CD(22.02.2024 16:15)
    - Я так ~~понимаю~~ надеюсь, что это пока первый блин. Как минимум сделали не только "жолтий" корпус и даже не DIP-64. И даже система команд без "анало говнета". Может дальше будет лучше? - LightElf(22.02.2024 18:49)
- Я про то, что если в ОЗУ грузить. - mse homjak(22.02.2024 12:04)