Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Воскресенье
28 апреля

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

Программируемая логика и ЦОС

1410625 Топик полностью

SciFi (05.03.2024 12:20, просмотров: 58) ответил POV на Если хочется освоить верилог, то мне когда-то неплохо помог "марсоход"...

В пустыне упоминалось, что в паре VHDL/Verilog следует выбирать Verilog.

ส็็็็็็็็็็็็็็็็็็็็็็็็็༼ ຈل͜ຈ༽ส้้้้้้้้้้้้้้้้้้้้้้้

Ответить

- Я в итоге на нем и пишу. Но меня раздражает, что он не очень-то к архитектуре плисок подходит... POV(146 знак., 05.03.2024 12:23)
  - Я не копенгаген, но мне казалось, что это в любых языках так. Есть "синтезируемое подмножество", и там дело не только в числе доступных логических элементов. ЕМНИП, есть фичи языка, которые работают только в симуляторах для верификации корки. - SciFi(05.03.2024 12:31)
    - Ну тот же AHDL оперирует с кубиками. Там нельзя такое написать. И вроде в VHDL тоже не столь абстрактно как в верилоге (но тут я не писал сам, лишь один раз чужой проект изучал). - POV(05.03.2024 12:33)
      - ahdl вообще такое древнее и редкое в употреблении - как мумия мамонта в музее. самый простой, красивый, гибкий и перспективный это systemverilog. если хочется заработать мозоли то vhdl (+ зверская типизация). - Zoro(05.03.2024 13:46)