Visitor (05.03.2024 19:25, просмотров: 162) ответил reZident на Я когда-то делал простенькие проекты для CPLD в схемном редакторе
Xilinx Foundation. Языки VHDL/Verilog так и не освоил. :-/-
- Извиняюсь за тупой вопрос - а текстом это как? Я думал текстом -
это на каком то языке типа Verilog, который надо компилить. - Mty1(05.03.2024 22:26)
- AHDL он текстовый, но лишь немного выше ассемблера по уровню, если
считать Verilog за Си. AHDL - альтеровский вариант зайлингового
ABEL. - teap0t(08.03.2024 13:53)
- Меня само откровение удивило, на процы что то раньше писал, оно
последовательно логике программы, а тут, что написал все
параллельно существует и работает. Как то прикольнулся, трехмерный
массив триггеров создал, не нужно, но прикольно. Потом АЛУ проца
ДЕК написал, на весь проц ресурсов чипа не хватило, бросил. - Visitor(10.03.2024 12:37)
- Так это и есть две главные системы реализации алгоритмов.
Последовательная логика исполнения реализована в процессорах, а
параллельная в схемных решениях, причём не только цифровых. Просто
схемотехника может реализовывать и параллельную, и последовательную
логику, а проц - только последовательную. Данное ограничение
успешно обходят, организуя массивы процессоров. Очень прикольно
было это понять. - teap0t(11.03.2024 14:29)
- Оно как бы сомоочевидно, не? Само устройство машины, когда
последовательно, друг за дружкой выбираются байтики из памяти? - RxTx(11.03.2024 17:55)
- Для процессора очевидно. Неочевидна была идея о "зеркальности" со
схемотехникой. Причём раньше разница была
"последовательная+корректируемая" против "параллельная+неизменная".
С появлением программируемой логики цифровая схемотехника стала
гибкой. Silego дополнила вопрос программируемыми аналоговыми и
смешанными блоками. - teap0t(11.03.2024 18:15)
- Как то до высокой степени абстракции дошел, или маразма:-) Делал генератор ТВ тестов ПАЛ - СЕКАМ на младшем чипе серии ФЛЕКС8к, ресурсов на все не хватало, для загрузки память серии 27 серии применил, в ней жуткий микс, 2 куска данных для таблиц маткадом сделанных, и 2 варианта загрузки, переключение ПАЛ - СЕКАМ внешней логикой по кнопочке, смена адреса загрузки. Проект не коммерческий был, но потрахался с ним знатно! - Visitor(11.03.2024 18:43)
- Для процессора очевидно. Неочевидна была идея о "зеркальности" со
схемотехникой. Причём раньше разница была
"последовательная+корректируемая" против "параллельная+неизменная".
С появлением программируемой логики цифровая схемотехника стала
гибкой. Silego дополнила вопрос программируемыми аналоговыми и
смешанными блоками. - teap0t(11.03.2024 18:15)
- Давно читал что то язык специальный есть, Parallel C для многопроцессорных изделий и System C для логики и моделирования систем. Сам не пробовал. - Visitor(11.03.2024 17:37)
- Оно как бы сомоочевидно, не? Само устройство машины, когда
последовательно, друг за дружкой выбираются байтики из памяти? - RxTx(11.03.2024 17:55)
- Так это и есть две главные системы реализации алгоритмов.
Последовательная логика исполнения реализована в процессорах, а
параллельная в схемных решениях, причём не только цифровых. Просто
схемотехника может реализовывать и параллельную, и последовательную
логику, а проц - только последовательную. Данное ограничение
успешно обходят, организуя массивы процессоров. Очень прикольно
было это понять. - teap0t(11.03.2024 14:29)
- Меня само откровение удивило, на процы что то раньше писал, оно
последовательно логике программы, а тут, что написал все
параллельно существует и работает. Как то прикольнулся, трехмерный
массив триггеров создал, не нужно, но прикольно. Потом АЛУ проца
ДЕК написал, на весь проц ресурсов чипа не хватило, бросил. - Visitor(10.03.2024 12:37)
- хмм... а разве "языке типа Verilog/Си/Фортран" не являются просто текстом ??? - Zoro(05.03.2024 23:30)
- AHDL он текстовый, но лишь немного выше ассемблера по уровню, если
считать Verilog за Си. AHDL - альтеровский вариант зайлингового
ABEL. - teap0t(08.03.2024 13:53)
- Извиняюсь за тупой вопрос - а текстом это как? Я думал текстом -
это на каком то языке типа Verilog, который надо компилить. - Mty1(05.03.2024 22:26)