Zoro (05.03.2024 23:34, просмотров: 74) ответил Mty1 на Правильно я понял, что IDE что Altera что Xilinx после обработки
программы на языке высокого уровня генерят схему в графике?
Любопытно.-
- Ого, круто, спасибо. Видел подобное, теперь ясно - Mty1(05.03.2024 23:39)
- А можно скриншот для любопытствующих? - pavel2000(06.03.2024 03:53)
- в зелененькие можно заходить 0men(1 знак., 06.03.2024 14:55, картинка)
- Присоединяюсь к просьбе. - Kpoк(06.03.2024 09:38)
- Видел вот такое. Возможно это вывод после компиляции. хотя и не
уверен. Это кусок, все привести не могу. Mty1(1 знак., 06.03.2024 14:33, картинка)
- Вот еще. Кусочек Verilog файла и из него сделанный схемный символ. Inntech(17 знак., 06.03.2024 17:47, картинка, картинка)
- вот именно это есть/было только в альтере. ксайлинкс отказался от этого 15 лет тому назад - по причине "отстойности" с точки зрения разработки "схем/описания" плис. В девичестве было понятие "схематик редактор из ЛА3 и ТМ2" (в ксайлинкс фаундатион итд). После это (схемное представление) превращалось в текстовое представление verilog/vhdl (человеко нечитаемо/не понимаемо с дурацкими наименованиями). далее синтез/имплемент/битстрим. Если схема больше чем 10 триггеров - то Zoro(266 знак., 06.03.2024 16:50)
- Спасибо. В старину просто предлагалось из стандартных микросхем набирать - Kpoк(06.03.2024 15:13)
- Спасибо. - pavel2000(06.03.2024 14:47)
- Видел вот такое. Возможно это вывод после компиляции. хотя и не
уверен. Это кусок, все привести не могу. Mty1(1 знак., 06.03.2024 14:33, картинка)
- А можно скриншот для любопытствующих? - pavel2000(06.03.2024 03:53)
- Ого, круто, спасибо. Видел подобное, теперь ясно - Mty1(05.03.2024 23:39)
