ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Среда
17 июля
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
1443792 Топик полностью
BlackMorda, мудак (18.06.2024 22:10, просмотров: 62) ответил Mty1 на Не пойму логику проекта на Verylog в Quartus. Есть главный файл с главным модулем. Все остальные модули должны вызываться из него, как я понял. А если у меня в чипе несколько независимых блоков логики, которые работают сами со своими ногами - как это описать? В главном модуле как то прописать их?
Можно предложить два выхода. 

1) Для всех независимых модулей создать символы и поместить в общую схему

2 Написать общий модуль (верхнего уровня) в котором все входы и выходы схемы.

Затем включить в него независимые модули и выводы раздать каждому модулю

Ответить