caxapa.ru :: Как раз spi тут меня заинтриговал. Есть надежда что они всетаки думали головой и понимали что он тоже мечтает работать бесконечным стримом через dma, но тут другая засадка....в дма не нашел события пол буфера... мож както по другому задумано.

klen (02.09.2024 10:43, просмотров: 59) ответил Лaгyнoв на ну хоть так. Но в целом действительно как-то того. :-) Хотя раньше-то за счастье посчитали. :-)

Как раз spi тут меня заинтриговал. Есть надежда что они всетаки думали головой и понимали что он тоже мечтает работать бесконечным стримом через dma, но тут другая засадка....в дма не нашел события пол буфера... мож както по другому задумано.

Ответить

- Со стороны SPI. У него FIFO на 8 байт на чтение и запись и есть регистр порога, в нем задается при каком наполнении буфера вызвать прерывание TX_FIFO_NOT_FULL. Т.е. если туда записать 4, то это и будет полбуфера. - petrd(02.09.2024 12:13)
  - я не готов так часто этим заниматся когда буду писать в spi 64M потоковых данных .. фифо spi это не про то. хочется правильный dma - он должен писать а не я процессором. - klen(02.09.2024 12:35)

ARM, RISC-V контроллеры