Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Воскресенье
22 декабря
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
ARM, RISC-V контроллеры
1478050
Топик полностью
_LightElf
(18.11.2024 15:35, просмотров: 3)
ответил
ЫЫyкпy
на
32-разрядные таймеры у них уже есть, две с половиной штуки :))
Я про 32-битный аналог таймера TIM1 в STM32. У таймеров Амура, как минимум, нет комплиментарных выходов с DeadTime и аппаратного Break по разным условиям (например по ошибке ECC).
вписал требования что все таймеры а) 32 битные б) каналов либо 4 либо 7 - если ножек не хвалило в конкретном критале - всеравно каналы НУЖНЫ - ибо сделайти синхронизацияю и они смогут фазы событий генерить.
-
klen
(18.11.2024 17:32
)
Остановка таймеров по аппаратным/программным ошибкам (четность ОЗУ, ECC флэша, сбой тактирования, сбой питания, всякие там HardFault и подобное) - оченно полезное.
-
_LightElf
(21.11.2024 14:23
,
)