Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Четверг
26 декабря
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Схемы, платы, компоненты
1480448
Топик полностью
De_user
(29.11.2024 17:33, просмотров: 45)
ответил
reZident
на
Камрады, напомните, что такое могло произойти со свойствами слоя или с заливкой этого слоя в PCAD 2006 так, что заливка происходит только возле VIA? На другом слое аналогичная (с аналогичными параметрами) заливка полигона питания нормальная. Удаление и создание заливки слоя вновь не помогает. Когда-то давно уже такое было, но я забыл причину :-(
не хрен большие и сложные делать, разбейте на несколько попроще
Let's come together right now !
Ответить
Я тоже так подумал и для эксперимента просто прямоугольник нарисовал - по% мороз! то же самое после заливки получается. :-(
-
reZident
(29.11.2024 18:07
)