-
- яж сказал о спячке. на HSE из спячки не поднимешься. а так -
подождать только разгона PLL. ну и чуток ещё ждать приходится -
откладываю переключение тактовой на выход PLL в обработчик
прерывания таймера. насчет UART и PLL такого не слыхал, но где-то
встречал обсуждение ошибки в HAL при расчете делителей по baudrate - Vit(08.12.2024 05:46)
- А-а! Из спячки, тогда да. Ошибка в расчете делителей? Ну если
только там из-за разницы в МГц. HSI - 16 МГц, SYSCLK - 80 МГц.
Когда у меня была SYSCLK - были проблемы - Лaгyнoв(08.12.2024 09:09)
- коэффициенты потому что процу молотить ничего не нужно, хватает 16 МГц для ядра, и часто даже 4, а когда USB-контроллер включен, ядру нужно переключиться на 48 МГц тоже. чтобы в коде задержки задавались в единицах времени и независимо от тактовой таймера, нужно этим управлять. а делители - не помню, но в расчете - Vit(08.12.2024 10:21)
- А-а! Из спячки, тогда да. Ошибка в расчете делителей? Ну если
только там из-за разницы в МГц. HSI - 16 МГц, SYSCLK - 80 МГц.
Когда у меня была SYSCLK - были проблемы - Лaгyнoв(08.12.2024 09:09)
- яж сказал о спячке. на HSE из спячки не поднимешься. а так -
подождать только разгона PLL. ну и чуток ещё ждать приходится -
откладываю переключение тактовой на выход PLL в обработчик
прерывания таймера. насчет UART и PLL такого не слыхал, но где-то
встречал обсуждение ошибки в HAL при расчете делителей по baudrate - Vit(08.12.2024 05:46)