ARM, RISC-V контроллеры

Лaгyнoв (30.12.2024 16:29, просмотров: 144) ответил Vit на разжую. детектирование старт-бита сделано часто корявенько - по перепаду. а разрешение детектирования перепада появляется не с середины (как детектируются биты данных) стоп-бита, а с расчетного конца фрейма. потому при укороченном стоп-бите от передатчика разрешение в приемнике выставляется после собственно появления перепада. укороченный в эррате это 98 мкс против 104 мкс. т.е при чуток завышенной частоте тактирования UART-а передатчика такое словить очень легко. проблема