caxapa.ru :: Ну ОК. Я почему-то думал, что при частотах для которых разработано ядро Cortex-M0 при любой флеш-памяти будет 0_wait_state и кеш там в лучшем (или худшем?) случае одноуровневый на ширину одной "слово-команды". В конце концов это же не какой-нибудь Cortex-A53 с частотой 1ГГц.

reZident (21.01.2025 11:10, просмотров: 56) ответил Nikolay_Po на Флеш до 24МГц, обычно. И 128 или 256 бит шириной. В любом случае, пусть хоть и одна строка, но кэш (как его ни называй) есть. И ожидание после смены адреса из-за латентности флеш есть. И одно дело, когда ногодрыг помещается в одну строку "кэша", другое - когда не помещается. И постоянно требуется переход на другую строку флеш с ожиданием данных.

Ну ОК. Я почему-то думал, что при частотах для которых разработано ядро Cortex-M0 при любой флеш-памяти будет 0_wait_state и кеш там в лучшем (или худшем?) случае одноуровневый на ширину одной "слово-команды". В конце концов это же не какой-нибудь Cortex-A53 с частотой 1ГГц.

Ответить

- Для примера, LPC4370 сделали в 2012 году (вроде бы). Там два вспомогательных CM0 с рабочей частотой 204 МГц. Правда, там флеша нет совсем. - SciFi(21.01.2025 11:20)
  - Дык я не спорю. Когда-то отложилось в голове, что M0 это малопотребляющее "медленное" ядро и дальше я не углублялся. - reZident(21.01.2025 11:27)
  - А RP2040 у меня вчера завелся на 300 МГц. - Гyдвин(21.01.2025 11:23)
    - Разгон? По пачпорту вот что обещают: SciFi(1 знак., 21.01.2025 11:30, картинка)
      - Ой там разгон - 7%. - Kpoк(21.01.2025 17:12)
      - Просто в дурине ткнул вот сюда, оно и завелось в двух ядрах ;) Гyдвин(1 знак., 21.01.2025 11:41, картинка)

ARM, RISC-V контроллеры