caxapa.ru :: Нет там аппаратного стека, там есть аппаратный механизм сохранения 10 регистров в пользовательский стек, по времени это так же как и программное сохранение.

petrd (10.03.2025 11:35, просмотров: 178) ответил Zikon на xw - расширение - неоднозначно, с одной стороны чтение и запись портов 8 или 16 бит упаковывается команда, с другой стороны - использование типов uint16_t и uint8_t приводит к дополнительным командам в коде по наложению маски!

Нет там аппаратного стека, там есть аппаратный механизм сохранения 10 регистров в пользовательский стек, по времени это так же как и программное сохранение.

Ответить

- Тогда непонятно ограничение 2 уровнями, если в общий стек пихают, какая разница сколько уровней? - Andreas(10.03.2025 12:08)
  - Ограничили вложенность прерываний! Только у ch32v30x (QK_V4F) аппаратный стек 3 уровня и вложенность до 8, после 3-х пишет в память - Zikon(10.03.2025 15:20)
  - Это про вытеснение. - petrd(10.03.2025 12:11)
    - А вот и не факт. Во 1-х в манулах на ядра QingKe явно описывается HPE как аппаратный стек. Конечно, реализация может не соответствовать описанию - китайцы большие затейники в этом плане. Однако есть еще кое-какие интересные биты в регистрах CSR, которые указывают на аппаратную реализацию HPE: il-2(613 знак., 10.03.2025 14:41)
      - Факт. Речь шла про V003, а значит ядро V2. V3 и V4 не трогаю, говорю только про V2. petrd(703 знак., 10.03.2025 15:27)
        
        Ну вот, кое что проясняется. il-2(471 знак., 10.03.2025 15:55)
        
        СH32V003. Все прерывания в моем коде имеют атрибут __attribute__((interrupt("WCH-Interrupt-fast"))). petrd(163 знак., 10.03.2025 16:32, картинка)
        
        А вот сработало первое прерывание и MPOP = 1. petrd(1 знак., 10.03.2025 16:43, картинка)
      - Аппаратный стек - это такой, который сохраняет все регистры за 1 такт. Если для сохранения нужно по 1 такту на регистр, то толку с того "аппаратного стека"? - =AlexD=(10.03.2025 14:55)
        
        Вот из мануала на QK_V4 ( здесь 3 уровня - это для V4F , для остальных V4 - будет 2) ( V3 - тоже аппаратный стек есть 2 - уровня) ( V2 - нет аппаратного стека ) Zikon(1 знак., 10.03.2025 15:13, картинка)
        
        Картинка не отвечает на вопрос о латентности. - =AlexD=(10.03.2025 15:26)
- Hardware Prologue/Epilogue (HPE) - я неправильно Hardware - понял? - Zikon(10.03.2025 11:51)
- ну и как он за 1 такт сохранит 10 регистров в памяти ? Да и разница по времени всё-таки есть! - Zikon(10.03.2025 11:46)

ARM, RISC-V контроллеры