Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Понедельник
5 мая
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
ARM, RISC-V контроллеры
1514849
Топик полностью
Nikolay_Po
(28.04.2025 09:34, просмотров: 49)
ответил
il-2
на
Ну да, похоже на косяк в конце байта. Возможно, что на более высоком разрешении по времени там видна задержка на 1 такт МК(или такт для модуля SPI) - т.е. десятки наносекунд. Если так, то в принципе можно смириться, надо только смотреть в даташитах на периферию, чтобы Data hold time была не более. Что у тебя там подцеплено на SPI? Работает?
Периферия у меня старый АЦП, у него 50нс требуется удерживать данные с момента перехода сигнала тактирования.
Ответить
Должно всё выдерживаться. Я всегда использовал режимы "0" и "1" в SPI, т.е. данные сразу на шине (CPHA=0), а после клок (защёлка) или положительный или отрицательный. Пин /SS настроен правильно?
-
vpv.vpv
(28.04.2025 09:48
)
На МК у меня режим ведущего, SS не используется, программно задан неактивным уровнем (не слейв). Сейчас погляжу детальнее. Если близко к 50нс или меньше, то буду переделывать.
-
Nikolay_Po
(28.04.2025 09:58
)
Если импульсы есть, значит, настроен правильно. )) В AVR, даже в режиме ведущего, на неиспользуемый /SS всё равно надо выдавать 0, иначе на выходах SPI будет тишина.
-
vpv.vpv
(28.04.2025 10:09
)