Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Понедельник
5 мая
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
ARM, RISC-V контроллеры
1514859
Топик полностью
vpv.vpv
(28.04.2025 09:53, просмотров: 47)
ответил
Nikolay_Po
на
У меня тактовая 110МГц, делитель 128. А тактов за 5..10, по первому фронту, DMA успевает загрузить следующий символ. Вроде как фазу тактового сигнала на выходе (и на входе?) поменяли, а момент загрузки нового символа остался по первому фронту.
А каких-нибудь коллизий с флагом "SPI_ENABLE" (или как там его, готовность передачи следующего символа) - нет? Надо аппаратную часть CH32V смотреть, как там буферизация устроена.
Ответить
Есть у меня ощущение, что TXE (буфер передачи пуст) взводится по первому перепаду безотносительно настройки CPHA. И DMA на передачу, успевает ввалить следующий байт.
-
Nikolay_Po
(28.04.2025 10:01
)
Вот и у меня, глядя на осциллограммы, было ощущение, что происходит перезапись следующего байта чуть раньше положенного. Когда прежний ещё не полностью "выдвинулся".
-
vpv.vpv
(28.04.2025 10:11
)