Решилось так: сбросил тактовую HCLK (и процессора) с 110.592МГц
(была выбрана для UART и прямой работы с флеш) до 77.4144МГц. Зато
получил тактовую модуля SPI 19.3536МГц и идеальное удержание
последнего бита в 52нс - один такт этой тактовой. Заодно повысил
скорость SPI на целых 40%, до этого она не попадала в ограничения с
делителями шин 2^N. Увеличение скорости SPI, вобщем, штука
позитивная для проекта. Позволит реализовать дополнительный опрос
и, тем самым, сократить время ожидания обновлённых данных.
Nikolay_Po (29.04.2025 12:33, просмотров: 46) ответил Nikolay_Po на CH32V203. Сбой сигнала передачи SPI (при работе с DMA).