-
- Там есть глюки, связанные с доступом при возникновении
одновременных событий, чудес не бывает, по крайней мере надо точно
настраивать приоритеты. С обычными буферами ИМХО их будет еще
больше. - Anvar(02.06.2025 10:00)
- Ну какие глюки с буферами? Я ж не по помойке своими уартами шляюсь, На каждый не может прийти больше четырёх байт за раз. Аналогично с СПИ - сейчас же АЦП стали капризными. Дай им 24 бита в обмене. - Kpoк(02.06.2025 15:57)
- Какая-то фанастическая жуть. Не - Клен как-то жаловался на затыки в ДМА, но у него там ТАКОЙ поток был - мама не горюй. Во, нашел - il-2(1 знак., 02.06.2025 15:44, ссылка)
- Если байты с UART'ов перекидывать ссразу в SPI, через DMA, вообще шикарно будет. Теоретически можно приём UART по DMA направить на передачу SPI. А приём SPI - на передачу UART. Тогда каждый байт, принятый по UART, выполнит обмен SPI и, в ответ на байт UART, вернётся байт обмена SPI. И это с занятием шины всего на несколько тактов! - Nikolay_Po(01.06.2025 21:37)
- Сколько каналов ДМА есть - так и заряжай. Можно memcpy на DMA
переписать. - POV(01.06.2025 21:36)
- Только не включай кольцевой режим для прямого доступа память-память. Чел. так RISC-V от WCH нечаянно настроил - даже отладка отвалилась - шина занята в мёртвой петле. Только процедура стирания с отключением питания помогла (вроде). - Nikolay_Po(01.06.2025 22:19)
- Там есть глюки, связанные с доступом при возникновении
одновременных событий, чудес не бывает, по крайней мере надо точно
настраивать приоритеты. С обычными буферами ИМХО их будет еще
больше. - Anvar(02.06.2025 10:00)