caxapa.ru :: Я по всякому пробовал... Мне как раз не нужно буферизированное чтение. Я на ходу байты разбираю. А в доке по GD32 так и написано

IBAH (06.06.2025 16:46, просмотров: 40) ответил Nikolay_Po на Это у вас ошибочка. Вы ждёте лишнего следующего символа. Нет у периферии такой памяти, чтобы задержать сигнал на на кучу тактов. Вы просто промахиваетесь с приёмом. Или пропускаете ~~бит~~ байт (тогда будет поднят флаг оверфлоу, проверьте), или принимаете и упускаете один, а потом ждёте лишнего.

Я по всякому пробовал... Мне как раз не нужно буферизированное чтение. Я на ходу байты разбираю. А в доке по GD32 так и написано

In master mode, software should write the next data into SPI_DATA register before the

transmission of current data frame is completed if it desires to generate continuous

transmission.

Типа, пишете в SPI_DATA пока не закончилась передача.

Ответить

- Ну да. Не вижу противоречий. Как только взводится TXE, сразу кидайте следующий байт. Но кидать больше байт, чем у вас длина транзакции - не нужно. Кинули последний, выключили прерывание по TXE и ждёте падения BSY. Всё. Транзакция закончилась ровно тем количеством байт, которое отправили в буфер передачи. Так получите полностью слитную посылку. Nikolay_Po(1026 знак., 06.06.2025 17:46)
  - Я так и делаю... Правда на переполнение Rx чихаю. Может из-за этого проблемы... Попробую не чихать - IBAH(06.06.2025 18:24)
    - Чихайте смело. Дажэ плюйте. Просто контролируйте передачу. mse homjak(317 знак., 06.06.2025 18:53)
      - Не катит. ТСу нужна непрерывная передача, а по BSY она будет дырявой. - Nikolay_Po(06.06.2025 20:29)
        
        Ну, тогда, канешно, придётся смотреть на ТХЕ. Если он работает как должэн. Тактовая, порты, делим на 2, СПИ тожэ на 2. Это максимальная СЦК. У СПИ есть двойная буферизация, когда идёт передача, в ДАТАР можно записать следующее. Скока там будет, читать статус, проверить флаг, записать новое, подготовить следующее? Думаю, быстрее, чем 16*4 тактов. - mse homjak(06.06.2025 22:30)

ARM, RISC-V контроллеры