В документе "QingKeV4 Microprocessor Manual" v1.4, в главе "Chapter
3 PFIC and Interrupt Control", на странице под номером 10 (11 в
PDF), есть такое примечание:
Note: When using registers to mask any interrupt or using CSR registers to mask global interrupts, add a 'fence.i' instruction to synchronize between core control state and interrupt enable state.