Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Четверг
21 августа
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
ARM, RISC-V контроллеры
1537270
Топик полностью
il-2
(Вчера, 15:51, просмотров: 41)
ответил
Nikolay_Po
на
WCH CH32V317, ядро QingKeV4F. После взведения бита запроса прерывания, требуется пауза, иначе следующая команда запрета перываний, не даёт шанса сработать запрошенному.
Спасибо!!! Буду тоже внимательным. Китайцы в PFIC_DisableIRQ() ставят 2 NOPа для PipelineLevel = 3. Ну или fence.i. И логично было бы засунуть все это непосредственнов в taskYIELD_WITHIN_API()
Ответить
Я написал им в саппорт (самим WCH, не MRS) предложение добавить fence.i сразу в шаблон NVIC_SetPendingIRQ(). Посмотрим, что скажут.
-
Nikolay_Po
(Вчера, 16:12
)