Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Четверг
16 октября
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
ARM, RISC-V контроллеры
1548314
Топик полностью
Nikolay_Po
(Вчера, 16:06, просмотров: 24)
ответил
LightElf
на
BASEPRI, насколько я помню, маскирует прерывания с приоритетом ниже указанного. На уже активное прерывание он не влияет. ARM пишет про него такое:
Спасибо! Особенно за вторую цитату. Получается, оно может работать, но при разработке ядра и контроллера прерываний, эту ситуацию не прорабатывали и никто ничего не гарантирует.
Ответить
Предположу, что на разных ядрах (M0, M3, M7, M33, etc) оно может себя вести по-разному. Например во всяких там навороченных M7 NVIC может быть реализован совсем не так, как на простеньких M0.
-
LightElf
(Вчера, 18:48
)