caxapa.ru :: 10 МГц - это строго? Драйвера 485 - хорошая тема. Главное недорого

Лaгyнoв (29.01.2026 19:29, просмотров: 136) ответил Бoмж на Требуется провести SPI 10MHz от управляющей платы через четыре дочерние платы, включённых цепочкой одна за другой. На каждой дочерней плате 8 штук 74HC165 и 4 штуки TLC5955, всего 12 микросхем. Плюс неоднородности вносят два разъёма на каждой плате и кабель. Когда подключена одна плата, всё работает отлично. С четырьмя платами не хочет работать. Понятно, что SPI Clock и /CE на МК не в состоянии тянуть 48 микросхем. Есть идея применить LVDS драйвер и приёмники. Если

10 МГц - это строго? Драйвера 485 - хорошая тема. Главное недорого

Ответить

- Хотелось бы ещё быстрее, но боюсь, не получится. По MISO будут ошибки из-за длинной цепочки микросхем, каждая из которых вносит задержку. - Бoмж(29.01.2026 20:29)
  - А вы тактовый сигнал возвращайте вместе с MISO к мастеру после всей цепочки. Nikolay_Po(1266 знак., 29.01.2026 21:02)
    - Спасибо. - Toчкa oпopы(29.01.2026 23:45)
    - Спасибо! - Бoмж(29.01.2026 22:49)
    - Если нет возможности разделить тактовую, то можно использовать разные порты SSP/SPI: один как ведущий с выдачей SCK и MOSI, а второй как ведомый с приемом "возвратного" SCK и MISO. - reZident(29.01.2026 21:11, +2)
      - Спасибо. - Toчкa oпopы(29.01.2026 23:45)
      - Спасибо! Отличная идея. Изобразил упрощённую схему Бoмж(1 знак., 29.01.2026 23:09, картинка)
        
        Вы не поняли. Нужно задерживать все сигналы одинаково! SCK должен проходить через такие же буферы, через такую же длину (и ёмкость?) проводников, как и MOSI и MISO. Только так вы можете задрать частоты до предела. Nikolay_Po(506 знак., 30.01.2026 10:48)
        
        Спасибо! - Бoмж(30.01.2026 12:17)
        
        Отмечу, что я рассуждал о ваших устройствах как о просто подключаемых параллельно шине. Коллеги подсветили вариант (и, вероятно, это ваш случай), что внутри каждого модуля, сигнал данных проходит пересинхронизацию. В таком случае, схема от месье Хомяка верна (+ терминатор на MISO). - Nikolay_Po(1 знак., 30.01.2026 12:22, ссылка)
        
        Уж лучше быстрый буфер, но на проход, типа 74ahс или подобного. Но все равно смысла мало, в линии данных все равно копиться задержка будет. - Andreas(30.01.2026 09:37)
        
        В такой схеме вы звон в линии тактирования эффективно не поборете. Если решили использовать два SPI (один для передачи, а второй для приема), то ставьте тогда уж буферы последовательно на каждой плате - на SCK и на MOSI (33...100 Ом на выходе каждого буфера). И самый первый буфер на выходах SPI1 от МК. - reZident(30.01.2026 00:47, +1)
        
        Зачем СПИ2? У вас максимальная задержка будет наносекунды времени распространения через один триггер. - mse homjak(29.01.2026 23:45)
      - Спасибо! Я не догадался. - Nikolay_Po(29.01.2026 21:13)

Схемы, платы, компоненты