Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Пятница
30 января
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Схемы, платы, компоненты
1568025
Топик полностью
reZident
(Сегодня, 11:26, просмотров: 15)
ответил
AlexBi
на
Задержка данных должна быть больше чем задержка тактового сигнала, т.е. ее лучше сделать больше, но не меньше. А у процессора выбрать режим SPI при котором он читает данные на другом фронте сигнала CLK. Тогда все должно заработать, при условии что звона на линии CLK не будет.
SPI устанавливает данные по одному фронту, а считывает по другому фронту тактового сигнала. Так что допустимая задержка для данных определяется крутизной фронтов сигналов данных/клока и ограничениями самих м/с последовательных регистров.
Ответить