Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Пятница
30 января
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Схемы, платы, компоненты
1568032
Топик полностью
Nikolay_Po
(Сегодня, 11:34, просмотров: 13)
ответил
mse homjak
на
"12" вносит задержку распространения со входа триггера на выход. Скока-то нан. Так, как на рисунке сделано, непрально. Нужно пропускать клок без буферизации через всех потребителей. Буферизировать только для развязки магистрали от локальных потребителей. И чота сделать для согласования в концэ. Легче всего это изваять на ЛВДС или чем-то иным, дифференцыальным, чтобы не упарываться в возврат токов на ВЧ. Если с конца нужно возвращать данные, то стоит и их передавать
Спасибо. Если учесть пересинхронизацию внутри блоков "12", то на вашей картинке правильно. Мне нравится. Резистор на дифф. пару на стороне МК добавить...
Ответить