Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Пятница
30 января
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Схемы, платы, компоненты
1568056
Топик полностью
Бoмж
(Сегодня, 12:19, просмотров: 17)
ответил
reZident
на
В
цепочке сигналов
MOSI на выходе платы и так синхронный с SCK, который на этой же плате. Задержка SCK возникает уже только после выходного буфера. Но эта задержка действует только для MOSI на следующей плате, где на выходе платы MOSI вновь синхронный с SCK. И т.д.
Спасибо!
memento mori
Ответить